Персона: Ядыкин, Игорь Михайлович
Загружается...
Email Address
Birth Date
Организационные подразделения
Организационная единица
Институт интеллектуальных кибернетических систем
Цель ИИКС и стратегия развития - это подготовка кадров, способных противостоять современным угрозам и вызовам, обладающих знаниями и компетенциями в области кибернетики, информационной и финансовой безопасности для решения задач разработки базового программного обеспечения, повышения защищенности критически важных информационных систем и противодействия отмыванию денег, полученных преступным путем, и финансированию терроризма.
Статус
Фамилия
Ядыкин
Имя
Игорь Михайлович
Имя
43 results
Результаты поиска
Теперь показываю 1 - 10 из 43
- ПубликацияОткрытый доступУСТРОЙСТВО ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНОЙ СТРУКТУРЫ ДЛЯ ДЕТЕКТИРОВАНИЯ ГРАНИЦ ДИАПАЗОНА ЕДИНИЧНЫХ БИТ(НИЯУ МИФИ, 2021) Ядыкин, И. М.; Ядыкин, Игорь МихайловичИзобретение относится к области вычислительной техники. Технический результат заключается в расширении арсенала технических средств за счет того, что устройство позволяет детектировать правый (младший) разряд и левый (старший) разряд входного N-разрядного двоичного числа, которые имеют единичное значение, и сформировать на выходах устройства номера младшего QL и старшего QM единичных разрядов и ширину диапазона единичных бит QD, при отсутствии единичных значений в разрядах входного N-разрядного двоичного числа на выходах номеров QL и QM границ диапазона и ширины диапазона QD устанавливаются нулевые значения. 2 ил.
- ПубликацияОткрытый доступКРУГОВОЙ АРБИТР ДИСПЕТЧЕРА ЗАДАЧ(НИЯУ МИФИ, 2022) Ядыкин, И. М.; Ядыкин, Игорь МихайловичИзобретение относится к области вычислительной техники. Техническим результатом изобретения является повышение точности определения приоритетного указателя в равноранговых входных запросах на основе кругового арбитража. Устройство содержит N разрядные внешнюю шину входных заявок IZ и внешнюю шину выходов указателей приоритета QU, внешний вход разрешения работы IE, внешний тактовый вход IC, внешний вход установки в нулевое состояние IR и внешний флаг запроса QF, а также содержит первую группу из (N-2) элементов ИЛИ 13, 14, …, 1N, первую группу из (N-1) элементов И 22, 23, …, 2N, вторую группу из (N-2) элементов ИЛИ 33, 34, …, 3N, третью группу из (N-1) элементов ИЛИ 42, 43, …, 4N, первую группу из (N-1) элементов И с инверсным входом 52, 53, …, 5N, вторую группу из N элементов И с инверсным входом 61, 62, …, 6N, четвертую группу из (N-1) элементов ИЛИ 72, 73, …, 7N, элемент ИЛИ 8, элемент И 9, первый регистр 10, триггер 11, второй регистр 12, внутреннюю N разрядную шину данных BD, внутреннюю (N-1) разрядную шину приоритета BU, внутренний флаг разрешения FE, внутренний флаг запроса FU и внутренний флаг нуля FZ. 2 ил.
- ПубликацияОткрытый доступЧЕРЕДОВАНИЕ ЧЁТНОСТИ СУММ МЛАДШИХ РА З РЯ Д О В У ПРОСТЫХ ЧИСЕЛ(НИЯУ МИФИ, 2024) ЗАЧЁСОВ, Ю. Л.; ЯДЫКИН, И. М.; Ядыкин, Игорь МихайловичТрудность теории чисел состоит в том, что свойства целых чисел относительно умножения (мультипликативные свойства) с их свойствами относительно сложения (с их аддитивными свойствами) связаны очень сложно. Понятие чётности имеет различные применения в математике и информатике, в том числе: проверка делимости; решение линейных уравнений; криптографии; теории чисел и алгоритмов. В докладе дается аксиоматическое утверждение об аддитивной чётности свойственной простым числам, подтверждённое экспериментальным программированием.
- ПубликацияОткрытый доступУСТРОЙСТВО ДЛЯ ПОДСЧЕТА ОДИНАКОВЫХ ГРУПП БИТ В БЛОКАХ ДВОИЧНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ(НИЯУ МИФИ, 2024) Ядыкин, И. М.; Ядыкин, Игорь МихайловичИзобретение относится к устройствам обработки данных и может быть использовано для построения функциональных узлов для анализа свойств генераторов псевдослучайных последовательностей двоичных чисел. Технический результат - обеспечение возможности детектирования одинаковых групп числовой и символьной информации и подсчет количества таких групп в блоках входных данных входной двоичной последовательности. Устройство содержит внешние группу входных данных IBD, вход конца блока IEB и вход выдачи количества одинаковых групп IES, группы внешних выходов количества одинаковых групп в блоках QB и количества одинаковых групп в последовательности QS, RS-триггер пуска-останова TSS 1, элемент И с инверсным входом 2, регистр входных данных RD 3, дешифратор групп DCG 4, группу элементов И 50, …, 5к, группу триггеров 60, …, 6к, группу счетчиков 70, …, 7к, группу дешифраторов 80, …, 8к, матрицу счетчиков 9[0:М, 0:К], выходной буфер ОВ 10, внешние входы тактового сигнала 1С, пуска устройства START и остановки устройства STOP, внутренний флаг разрешения работы FE, внешняя шина управления обменом ЕО, внешние флаги FF «Буфер заполнен», FZ «Буфер пуст». 2 ил.
- ПубликацияОткрытый доступУСТРОЙСТВО ДЛЯ ДЕТЕКТИРОВАНИЯ ГРУПП БИТ(НИЯУ МИФИ, 2022) Ядыкин, И. М.; Ядыкин, Игорь МихайловичИзобретение относится к области вычислительной техники, в частности к устройствам обработки данных. Техническим результатом изобретения является обеспечение возможности выявления m-разрядных групп бит в N-разрядной последовательности данных. Технический результат достигается за счет того, что устройство для детектирования групп бит содержит внешний m разрядный вход данных ID, внешний m разрядный вход заданного шаблона IG, группу внешних выходов данных QB, первый RS-триггер пуска-останова TSS 1, второй D-триггер TR2 задержки 2, счетчик CTG групп 3, выходной буфер ОВ 4, первый R1 регистр данных 5, второй R2 регистр данных 6, группу из m компараторов 71, 72, …, 7m, группу из (m-1) элементов И 82, 83, …, 8m, элемент ИЛИ 9 и элемент И 10, а также введены внешние входы асинхронной установки в нулевое состояние CLR, пуска устройства START, остановки устройства STOP и тактовый С, внутренняя 2m-разрядная шина данных BD, внутренняя m-разрядная шина данных буфера IOB, внутренний флаг совпадения FE, внешняя шина управления обменом ЕО, внешние флаг «Буфер заполнен» FF и флаг «Буфер пуст» FZ. 3 ил.
- ПубликацияОткрытый доступСЧЕТЧИК С СОХРАНЕНИЕМ КОЛИЧЕСТВА ЕДИНИЦ(НИЯУ МИФИ, 2021) Чугунков, И. В.; Ядыкин, И. М.; Чугунков, Илья Владимирович; Ядыкин, Игорь МихайловичИзобретение относится к области вычислительной техники и автоматики. Технический результат заключается в обеспечении возможности сохранения заданного количества единиц в наборах последовательных состояний счетчика. Счетчик с сохранением количества единиц содержит внешние входы устройства D3, D2, D1, D0, внешние управляющие входы Y1, Y0, внешние выходы устройства Q3, Q2, Q1, Q0, внешний выход переноса CR, синхронные D-триггеры с входом СЕ разрешения работы 13, 12, 11, 10, мультиплексоры 23, 22, 21, 20, логический элемент ИЛИ-НЕ 3, двухразрядный двоичный счетчик 4, а также внешний вход разрешения работы 5 и внешний вход синхронизации 6. 2 ил., 2 табл.
- ПубликацияОткрытый доступВТОРАЯ ВСЕРОССИЙСКАЯ НАУЧНО-ТЕХНИЧЕСКАЯ КОНФЕРЕНЦИЯ «КИБЕРНЕТИКА И ИНФОРМАЦИОННАЯ БЕЗОПАСНОСТЬ»(НИЯУ МИФИ, 2024) Дворянкин, С. В.; Евсеев, В. Л.; Ядыкин, И. М.; Дворянкин, Сергей Владимирович; Евсеев, Владимир Леонович; Ядыкин, Игорь Михайлович22 – 23 октября в НИЯУ МИФИ проводилась Всероссийская научно-техническая конференция «Кибернетика и информационная безопасность 2024» («КИБ-2024»). Конференция была посвящена обсуждению актуальных вопросов обеспечения информационной безопасности (ИБ), выработки эффективных подходов к решению задач по защите информации, обмена практическим опытом построения информационных систем и интеллектуальных систем управления в защищенном исполнении. В программу конференции было включено 132 доклада, соавторами которых являются 175 известных ученых, преподавателей и научных сотрудников, молодых специалистов, а также аспирантов, магистров и студентов в этой области. Доклады пленарного и секционных заседаний были представлены от 51 вуза и организаций из 16 российских городов: Москвы и Санкт-Петербурга, подмосковных городов Долгопрудный, Дубна и Серпухов, городов Владивосток, Воронеж, Донецк, Екатеринбург, Орел, Пенза, Саратов, Смоленск, Хабаровск, Ялта и Федеральной территории «Сириус». На участие в конференции было зарегистрировано 237 человек. Открывая пленарное заседание, со вступительным словом выступили: ректор НИЯУ МИФИ Владимир Шевченко; академик РАН, председатель научного совета при Президиуме РАН «Информационная безопасность», советник Национальной компьютерной корпорации Игорь Шеремет; директор по информационной инфраструктуре Госкорпорации «Росатом» Евгений Абакумов; директор Департамента обеспечения кибербезопасности Минцифры России Евгений Хасин. В своих приветствиях они отметили важность и своевременность проведения второй по счету Всероссийской научно-технической конференции по кибернетике и информационной безопасности в стенах НИЯУ МИФИ, где исторически занимаются вопросами стратегической безопасности, в самом широком понимании этих слов, обусловленных необходимостью достижения технологической независимости критической информационной инфраструктуры, разработки доверенных систем и подготовки востребованных специалистов по защите информации.
- ПубликацияОткрытый доступАРБИТР ДИСПЕТЧЕРА ЗАДАЧ ПАРАЛЛЕЛЬНОЙ СТРУКТУРЫ(НИЯУ МИФИ, 2023) Новиков, Г. Г.; Ядыкин, И. М.; Ядыкин, Игорь Михайлович; Новиков, Григорий ГригорьевичИзобретение относится к области вычислительной техники и может быть использовано для арбитража в многопроцессорных системах обработки информации для распараллеливания потока заявок. Техническим результатом изобретения является расширение функциональных возможностей в части возможности параллельного выявления канала обработки с минимальным рангом приоритета и сравнения с рангом приоритета входной задачи. Устройство содержит N каналов обработки задач, внешнюю шину входной заявки IP и N внешних шин параметров каналов IC1, IC2, …, ICN, внешнюю шину приоритета входной заявки IPR, N внешних шин приоритетов каналов IK1, IK2, …, IKN, N внутренних шин приоритетов каналов BZ1, BZ2, …, BZN в унитарном коде «1 из М», внутренние шины рангов приоритета BV, многоразрядного единичного кода младшего приоритета BW, входного приоритета в унитарном коде BPR, каналов младшего приоритета ВК, а также группу из N блоков анализа параметров 11, 12, …, 1N, группу из N дешифраторов 41, 42, …, 4N, дешифратор входного приоритета 5, группы элементов ИЛИ, группы элементов запрета И с инверсными входами, группу из N блоков анализа готовности каналов 81, 82, …, 8N, элементы И, группы элементов И, элементы ИЛИ и элемент ИЛИ-НЕ. 1 ил., 1 табл.
- ПубликацияОткрытый доступАРБИТР ДИСПЕТЧЕРА ЗАДАЧ(НИЯУ МИФИ, 2021) Шурыгин, В. А.; Ядыкин, И. М.; Шурыгин, Виктор Александрович; Ядыкин, Игорь МихайловичИзобретение относится к области вычислительной техники и может быть использовано для арбитража в многопроцессорных системах обработки информации для распараллеливания потока заявок. Техническим результатом является обеспечение возможности анализа параметров входной задачи и параметров каналов обработки задач. Устройство содержит внешнюю шину входной заявки IP и N внешних шин параметров каналов IC1, IC2, …, ICN, которые состоят из L групп параметров, N внешних шин занятости каналов IT1, IT2, …, ITN, каждая из которых содержит М разрядов ранга приоритета (высший ранг приоритета имеет младший нулевой разряд, старший приоритет имеет старший канал ITN), первую группу из N внешних выходов указателей канала старшего приоритета QU1, QU2, …, QUN и вторую группу из М внешних выходов указателей высшего ранга приоритета в канале OZ0, OZ1, …, OZ(M-1), N внутренних шин запросов IZ1, IZ2, …, IZN, каждая из которых содержит М разрядов приоритета, N разрядов внутренней шины состояния каналов S1, S2, …, SN, N разрядов внутренней шины готовности каналов К1, К2, …, КN и флаг готовности F, а также содержит группу из N блоков анализа параметров, каждый из которых содержит группу из L компараторов и элемент И, группу из N блоков разрешения запросов, каждый из которых содержит первую группу из М элементов И, первую группу из М элементов ИЛИ, вторую группу из (М-1) элементов запрета И с инверсными входами, группу из N блоков анализа готовности каналов, каждый из которых содержит третью группу из (М-1) элементов И и первый элемент ИЛИ, а также второй элемент ИЛИ, вторую группу из (N-2) элементов ИЛИ и четвертую группу из (N-1) элементов запрета И с одним инверсным входом. 1 ил., 1 табл.
- ПубликацияОткрытый доступУСТРОЙСТВО ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНОЙ СТРУКТУРЫ ДЛЯ ДЕТЕКТИРОВАНИЯ НЕПЕРЕКРЫВАЮЩИХСЯ ШАБЛОНОВ БИТ(НИЯУ МИФИ, 2023) Ядыкин, И. М.; Ядыкин, Игорь МихайловичИзобретение относится к области вычислительной техники и может быть использовано для построения функциональных узлов для анализа свойств генераторов псевдослучайных последовательностей двоичных чисел, фильтрации событий, обработки сигналов, изображений и результатов физических экспериментов. Техническим результатом является обеспечение возможности выявления неперекрывающихся шаблонов, содержащих заданные группы (последовательность) из единичных и нулевых бит и их расположение в группах входных данных. Устройство содержит внешние m разрядный вход данных ID и m разрядный вход заданного шаблона IG, группы внешних выходов данных QB и количества выявленных шаблонов QK, первый RS-триггер пуска-останова TSS, второй D-триггер TR2 задержки, счетчик CTG групп, выходной буфер ОВ, первый R1 регистр данных, второй R2 регистр данных, группу из m компараторов, группу из m элементов И, группу из (m-1) элементов ИЛИ, блок счета единиц, элемент И, элемент ИЛИ-НЕ, счетчик шаблонов СТК и регистр маски RM. 3 ил.