Publication:
Comparison of hardware and timing penalties for eliminating SRAM failures

Дата
2019
Авторы
Shchigorev, L. A.
Shagurin, I. I.
Journal Title
Journal ISSN
Volume Title
Издатель
Научные группы
Организационные подразделения
Организационная единица
Институт нанотехнологий в электронике, спинтронике и фотонике
Институт ИНТЭЛ занимается научной деятельностью и подготовкой специалистов в области исследования физических принципов, проектирования и разработки технологий создания компонентной базы электроники гражданского и специального назначения, а также построения современных приборов на её основе. ​Наша основная цель – это создание и развитие научно-образовательного центра мирового уровня в области наноструктурных материалов и устройств электроники, спинтроники, фотоники, а также создание эффективной инновационной среды в области СВЧ-электронной и радиационно-стойкой компонентной базы, источников ТГц излучения, ионно-кластерных технологий материалов.​
Выпуск журнала
Аннотация
© 2019 Published under licence by IOP Publishing Ltd. This article provides a quantitative estimation of timing and hardware penalties, which are the implication of different SRAM methods for failure elimination. Different ways of building fault-tolerant blocks of SRAM are discussed using error-correcting codes and self-testing - self-repair units. As criteria for evaluating hardware costs, the additional chip area required for the placement of fault tolerance is considered, the timing penalties are determined by the growth of memory access time. Comparative analysis of obtained results is made. It allows estimating the effectiveness of the considered methods of fault tolerance improvement.
Описание
Ключевые слова
Цитирование
Shchigorev, L. A. Comparison of hardware and timing penalties for eliminating SRAM failures / Shchigorev, L.A., Shagurin, I.I. // IOP Conference Series: Materials Science and Engineering. - 2019. - 498. - № 1. - 10.1088/1757-899X/498/1/012017
Коллекции